지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1994.1
- 수록면
- 33 - 43 (11page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
캐쉬 일관성 네트워크 구조(cache coherent network architecture)는 변형된 네트워크 구조를 이용하여 캐쉬 일관성 프로토콜을 쉽게 구현하고, 시스템 확장성을 향상시킨 구조이다. 이러한 구조의 하나인 계층적 캐쉬/버스 구조가 알려져 있으나 이는 시스템 확장성에 제약을 주는 몇가지 문제점을 갖고 있다. 본 논문은 계층적 캐쉬/버스 구조가 갖는 문제점들을 보완하기 위해 분산된 메모리 구조를 갖는 계층적 캐쉬/버스 (HCDM : Hierarchical Cache/bus with Distributed Memory) 구조를 제안하고, 이 구조에 효율적인 HCDM 캐쉬 일관성 프로토콜을 설계하였다. 이 HCDM 구조는 메모리를 분산시킴으로써 캐쉬의 용량을 절약하고 시스템 확장성을 향상시키며 따라서 데이타의 지역성에 의해 네트워크 트래픽과 메모리 접근 지연 시간을 감소시켜 시스템 성능을 향상시킨다. HCDM 캐쉬 일관성 프로토콜은 경로 비트와 마스터쉽을 이용하여 블럭의 공유 영역과 비공유 영역을 동적으로 구분하여 줌으로써 프로토콜의 과부하를 최소화한다. 그리고 이 HCDM 프로토콜의 정당성을 입증하였다.
목차
요약
ABSTRACT
1. 서론
2. HCDM 다중프로세서 시스템
3. HCDM 캐쉬 일관성 프로토콜
4. HCDM 프로토콜의 정당성
5. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
분산된 메모리를 갖는 계층적 캐쉬 / 버스 구조를 위한 캐쉬 일관성 프로토콜
한국정보과학회 학술발표논문집
1992 .04
-
계층 클러스터 구조를 위한 캐쉬 일관성 프로토콜의 설계 및 구현 ( A Design and Implementation of Cache Coherence Protocol for Hierarchical Cluster Architecture )
한국통신학회논문지
1994 .07
-
계층적 공유 메모리 다중 프로세서를 위한 캐쉬 일관성 유지프로토콜의 설계 및 성능분석
(구)정보과학회논문지
1993 .12
-
계층적 버스 / 캐쉬를 갖는 멀티프로세서 시스템에 대한 2 레벨 캐쉬 코히어런시 프로토콜
대한전자공학회 학술대회
1991 .06
-
계층적 버스 / 캐쉬를 갖는 멀티프로세서 시스템에 대한 2 레벨 캐쉬 코히어런시 프로토콜 ( A Two-Level Cache Coherence Protocol for The Multiprocessor System With A Hierarchical Bus / Cache )
대한전자공학회 학술대회
1991 .07
-
A New Hybrid Architecture for Cooperative Web Caching
JUCT : Journal of Ubiquitous Convergence Technology
2008 .05
-
거짓 공유를 제거하기 위한 캐쉬 프로토콜
정보과학회논문지(A)
1996 .06
-
공유메모리 다중 프로세서에서 서브블록 캐쉬 프로토콜의 성능
정보과학회논문지(A)
1999 .06
-
공유 버스를 갖는 다중 프로세서 시스템의 캐쉬 일관성 프로토콜에 관한 연구
대한전자공학회 학술대회
1993 .11
-
내장형 시스템을 위한 에너지-성능 측면에서 효율적인 2-레벨 데이터 캐쉬 구조의 설계
정보과학회논문지 : 시스템 및 이론
2010 .10
-
3D graphics cache system to maximize memory utilization for an embedded system
대한전자공학회 ISOCC
2009 .11
-
프로세서의 재사용 정보를 이용하는 개선된 고성능 희생 캐쉬
정보과학회논문지 : 시스템 및 이론
2004 .12
-
공유 버스를 갖는 다중 프로세서 시스템의 캐쉬 일관성 ( A Study on Cache Coherence Protocols of Shared-Bus Multiprocessors )
대한전자공학회 학술대회
1993 .11
-
A Study on Constructing the Embedded Systems based on Higher value
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
A study on the Efficiency Cache Model based on the Embedded Systems
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2014 .06
-
고속 RISC 프로세서를 위한 가상 캐쉬 구조
정보과학회논문지(A)
1996 .09
-
분산형 공유 메모리를 갖는 계층 버스 다중 프로세서 시스템의 효율적인 캐쉬 일관성 유지 방안
정보과학회논문지(A)
1996 .08
-
An auto-resize cache structure for high-performance and low-power
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
The Design of Cache Architecture in 32-bit RISC for the Performance Improvement
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017780980