지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.6
- 수록면
- 587 - 588 (2page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Digital PLL을 위한 높은 해상도를 갖는 TDC(Time to Digital Converter)를 0.18㎛ CMOS 공정으로 설계하였다. 2단 구조를 갖는 TDC를 제안하였고 이를 Cadence Spectre를 이용하여 검증하였다. TDC ... 전체 초록 보기
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 모의실험
Ⅳ. 결론 및 향후 연구 방향
감사의 글
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
디지털 PLL을 위한 높은 해상도를 갖는 시간-디지털 변환기의 연구
대한전자공학회 학술대회
2008 .06
-
시간-디지털 변환기의 성능 개선에 대한 연구
전자공학회논문지-IE
2012 .03
-
Design of a CMOS Time to Digital Converter with 25ps Resolution
전기전자학회논문지
2004 .12
-
버니어 지연단을 이용한 26ps, 8비트 게이티드 링 오실레이터 시간-디지털 변환기의 설계
전자공학회논문지-SD
2011 .02
-
10 ps의 해상도와 34.5ns의 입력 범위를 가진 저전력 시간-디지털 변환기의 설계
대한전자공학회 학술대회
2011 .11
-
0.357 ㎰의 해상도와 200 ㎰의 입력 범위를 가진 2단계 시간-디지털 변환기의 설계
전자공학회논문지-SD
2010 .05
-
버니어 3단 시간 디지털 변환기의 연구
대한전자공학회 학술대회
2011 .04
-
고성능 시간-디지털 변환기 설계
대한전자공학회 학술대회
2014 .06
-
13-ps/LSB의 해상도와 106-㎱의 범위를 갖는 시간-디지털 변환기의 설계
대한전자공학회 학술대회
2011 .04
-
지연시간 없는 시간-디지털 신호 변환기의 설계 ( Design of a Time-to-Digital Converter without Delay Time )
전자공학회논문지-SD
2001 .05
-
시간-디지털 변환기를 이용한 ADPLL의 잡음 개선에 대한 연구
전자공학회논문지
2015 .02
-
Time-Windowing Technique을 사용한 Low-Power Time-to-Digital Converter (TDC)의 설계
대한전자공학회 학술대회
2013 .07
-
A Low Power, Small Area Cyclic Time-to-Digital Converter in All-Digital PLL for DVB-S2 Application
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .04
-
카운터를 사용하는 시간-디지털 변환기의 설계
한국정보통신학회논문지
2016 .03
-
디지털 오디오 시스템의 디지털-디지털 신호 변환기 설계에 관한 연구 ( A study on the design on the digital to digital converter for Digital audio systems )
대한전자공학회 학술대회
1989 .07
-
이진 위상-주파수 검출기와 카운터를 이용한 디지털 위상 고정 루프 회로 설계
전기전자학회논문지
2012 .12
-
A 1.9 ㎓ Fractional-N Digital PLL with Sub-Exponent ΔΣ TDC
대한전자공학회 ISOCC
2012 .11
-
A High-Resolution Coarse-Fine Time-to-Digital Converter Reducing a Delay Mismatch in the Vernier Delay Line
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
The Design of a 0.15 ps High Resolution Time-to-Digital Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
-
마찰을 갖는 시스템의 TDC 적용에 관한 연구 ( A Study on the Application of TDC to the System with Friction )
대한기계학회 춘추학술대회
1995 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
디지털 회로를 이용한 순환 시간-디지털 변환기의 구현
김민오
,
신우열
,
홍기문
외 2명
대한전자공학회 학술대회
2011
.11
Field Programmable Gate Array(FPGA) 기반 해상도와 정확도 향상을 위한 Side by side 탭-딜레이 방식의 시간-디지털 변환기
이다원
,
김균하
,
임한상
전자공학회논문지
2017
.09
A Low Power Cyclic Two-Step Time-to-Digital Converter with Startup Time Correction
Van Nhan Nguyen
,
Woo-Jin Jo
,
Jun-Hyung Kown
외 1명
한국통신학회 학술대회논문집
2017
.06
Field-Programmable Gate Array를 사용한 탭 딜레이 방식 시간-디지털 변환기의 정밀도 향상에 관한 연구
정도환
,
임한상
전자공학회논문지
2014
.09
Field Programmable Gate Array 기반 다중 클럭과 이중 상태 측정을 이용한 시간-디지털 변환기
정현철
,
임한상
전자공학회논문지
2014
.08
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014873195