메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
박동혁 (숭실대학교) 이재진 (숭실대학교)
저널정보
한국통신학회 한국통신학회논문지 한국통신학회논문지 제34권 제9호(통신이론 및 시스템)
발행연도
2009.9
수록면
880 - 886 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
메모리는 최근 많은 전자제품에 이용되면서 많은 연구자들이 메모리에 대한 연구를 진행하고 있다. 그중, 단위면적당 저장용량을 증가하기 위한 많은 연구들이 진행되고 있는데, 단위 면적당 저장용량을 증가하기 위하여 메모리의 공정의 크기를 줄이는 연구 뿐 아니라, 최근에는 한 셀에 2비트 이상의 데이터를 저장 할 수 있는 멀티 레벨 셀 메모리의 연구가 진행되고 있다. 하지만, 한 셀에 멀티 비트를 저장하게 되면서 다양한 오류들로 인하여 저장된 데이터를 정확히 읽는 데 어려움이 많다. 본 논문에서는 멀티 레벨 셀 메모리의 오류의 요인을 분석하고 그에 대한 멀티 레벨 셀 메모리의 채널을 모델링 하였다.

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 멀티 레벨 셀 메모리 채널
Ⅲ. 시뮬레이션을 위한 멀티 레벨 셀 메모리의 채널 모델링
Ⅳ. 결론
참고문헌

참고문헌 (19)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-567-018855539