메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
손승일 (한신대학교)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제16권 제1호
발행연도
2012.1
수록면
119 - 126 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
H.264/AVC는 부호화되는 잉여 데이터의 유형에 따라 3개의 변환을 사용할 수 있다. 4x4 DCT 변환은 항상 수행되며, 16x16 인트라 모드인 경우에는 추가적으로 휘도 DC 계수에는 4x4 하다마드 변환을 수행하고, 색체 DC 계수에는 2x2 하다마드 변환을 수행한다. 변환 코딩을 완료한 이후에 한층 더한 데이터 압축을 위해 양자화가 수행된다. 본 논문에서는 H.264/AVC에 중요한 역할을 하는 DCT 변환, 하다마드 변환 및 양자화에 대한 하드웨어적인 구현에 대해 연구하였다. 특히 파이프라인 기법을 적용하여 33클럭의 대기지연시간 이후에는 매 클럭 당 1개의 양자화된 결과를 출력할 수 있는 아키텍쳐를 제안하였다. 제안한 아키텍쳐는 Verilog HDL로 코딩되고, Xilinx 7.1i ISE툴을 사용하여 합성하고 검증하였다. 합성 결과 SPARTAN3S-1000 디바이스에서 동작 주파수는 106㎒이다. 1920X1080 HD 영상 프레임의 경우 최대 33프레임을 처리할 수 있다.

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. H.264/AVC 변환 및 양자화 알고리즘의 개요
Ⅲ. 제안하는 하드웨어 구조
Ⅳ. 시뮬레이션
Ⅴ. 결과 고찰
Ⅵ. 결론
참고문헌

참고문헌 (8)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0