지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.16 No.2
- 발행연도
- 2016.4
- 수록면
- 191 - 197 (7page)
이용수
초록· 키워드
오류제보하기
In this paper, we investigated the hotcarrier injection (HCI) mechanism, one of the most important reliability issues, in 10 nm node Input/Output (I/O) bulk FinFET. The FinFET has much intensive HCI damage in Fin-bottom region, while the HCI damage for planar device has relatively uniform behavior. The local damage behavior in the FinFET is due to the geometrical characteristics. Also, the HCI is significantly affected by doping profile, which could change the worst HCI bias condition. This work suggested comprehensive understanding of HCI mechanisms and the guideline of doping profile in 10 nm node I/O bulk FinFET.
목차
Abstract
I. INTRODUCTION
II. SIMULATION SET UP
III. ANALYSIS OF HCI MECHANISM
IV. GUIDELINE FOR DOPING CONCENTRATION
V. CONCLUSION
REFERENCES
참고문헌 (15)
참고문헌 신청
MARIO G. ANCONA, NELSON S. SAKS, and DANIEL McCARTHY, “Lateral Distribution of Hot-Carrier-Induced Interface Traps in MOSFET’s,” IEEE Transactions on Electron Devices, vol. 35, No. 12, pp. 2221–2228, Dec. 1988.
G. Chen, M. F.Li, and T. Jin, “Electric passivation of interface traps at drain junction space charge region in p-MOS transistors,” Microelectronic Reliability, vol. 41, 1427–1431, 2001.
D. J. DiMaria and E. Cartier, “Mechanism for Stress- Induced Leakage Currents in Thin Silicon Dioxide Films,” Journal of Applied physics, vol. 78, No. 6, pp. 3883–3894, Sep. 1995.
N. C. Das and V. Nathan, “Hot-carrier-induced interface trap annealing in silicon field effect transistors,” Journal of Applied physics, vol. 74, No. 12, pp. 7596–7599, Sep. 1993.
Prasanna Kannan, “Fundamental Blocks of Single Ended LVCMOS Output Buffer- A Circuit Level Design Guideline,” IEEE European conference on circuit theory and design, pp. 392–395, Aug. 2007.
G. Chen, M. F.Li, and T. Jin, “Electric passivation of interface traps at drain junction space charge region in p-MOS transistors,” Microelectronic Reliability, vol. 41, 1427–1431, 2001.
D. J. DiMaria and E. Cartier, “Mechanism for Stress- Induced Leakage Currents in Thin Silicon Dioxide Films,” Journal of Applied physics, vol. 78, No. 6, pp. 3883–3894, Sep. 1995.
N. C. Das and V. Nathan, “Hot-carrier-induced interface trap annealing in silicon field effect transistors,” Journal of Applied physics, vol. 74, No. 12, pp. 7596–7599, Sep. 1993.
Prasanna Kannan, “Fundamental Blocks of Single Ended LVCMOS Output Buffer- A Circuit Level Design Guideline,” IEEE European conference on circuit theory and design, pp. 392–395, Aug. 2007.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
7nm bulk FinFET에서 Via 높이에 따른 Self Heating 효과 분석
대한전자공학회 학술대회
2015 .06
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
-
Fin 두께에 따른 Bulk FinFET의 IV 특성 분석
대한전자공학회 학술대회
2015 .11
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
전자공학회논문지
2015 .10
-
Analysis of Hot Carrier Injection according to Doping Concentration in Channel/Substrate and Spacer Length in Bulk-FinFET
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
I/O FinFET에서 로컬도핑에 대한 고온캐리어 열화 효과 분석
대한전자공학회 학술대회
2015 .06
-
Spacer 길이에 변화에 따른 n-bulk FinFET 전기적 특성 분석
대한전기학회 학술대회 논문집
2020 .07
-
Si Bulk-FinFET의 게이트 길이 감소에 따른 비이상적인 커패시턴스-전압 특성 분석
대한전자공학회 학술대회
2015 .11
-
진공 게이트 스페이서를 지니는 Bulk FinFET의 단채널효과 억제를 위한 소자구조 최적화 연구
전기전자재료학회논문지
2022 .11
-
FinFET Technology에 적합한 다양한 해상도를 갖는 시간-디지털 변환기 설계
대한전자공학회 학술대회
2022 .06
-
Source/Drain 상단 Contact을 갖는 Bulk FinFET의 Fin 높이가 On-Current 특성에 미치는 영향
대한전자공학회 학술대회
2020 .11
-
Effects of Trapezoidal Fin Shape on Performance of Negative-capacitance FinFETs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .10
-
Full Adder 회로에서 7nm FinFET 기술의 성능 분석
대한전자공학회 학술대회
2024 .06
-
Strained Si on Insulator as Potential Material for Forced Stacked Multi-threshold FinFET Based Inverter Considering Ultra Low-Power Applications
Transactions on Electrical and Electronic Materials
2019 .01
-
Comparison of GIDL mechanism between MOSFET and FinFET
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
7nm FinFET을 이용한 K Band LC-VCO 성능 평가
대한전자공학회 학술대회
2024 .06
-
클라우드 기반 HCI의 사용의도에 영향을 미치는 요인에 관한 연구 - 공제조합을 중심으로
디지털콘텐츠학회논문지
2020 .04
-
고유전율 필드 플레이트를 적용한 고전압용 FinFET의 항복 메커니즘 분석 및 최적화
대한전자공학회 학술대회
2021 .06
-
High-Performance Membership Function Generator in FinFET Technology for Neural Network Applications
대한전자공학회 학술대회
2023 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Fin 두께에 따른 Bulk FinFET의 IV 특성 분석
김현석
,
손도균
,
강덕승
외 1명
대한전자공학회 학술대회
2015
.11
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
유희상
,
정하연
,
양지운
전자공학회논문지
2015
.10
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
정학기
한국정보통신학회논문지
2008
.09
이상적인 이중-게이트 벌크 FinFET의 전기적 특성고찰
최병길
,
한경록
,
박기흥
외 2명
전자공학회논문지-SD
2006
.11
Analysis and Comparison of Intrinsic Characteristics for Single and Multi-channel Nanoplate Vertical FET Devices
Kyul Ko
,
Changbeom Woo
,
Minsoo Kim
외 4명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017
.10
최근 본 자료
댓글(0)
0