지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.16 No.6
- 발행연도
- 2016.12
- 수록면
- 781 - 792 (12page)
이용수
초록· 키워드
오류제보하기
This paper presents a new approach to enhance the data retention of logic-compatible embedded DRAMs. The memory bit-cell in this work consists of two logic transistors implemented in generic triple-well CMOS process. The key idea is to use the parasitic junction capacitance built between the common cell-body and the data storage node. For each write access, a voltage transition on the cell-body couples up the data storage levels. This technique enhances the data retention and the read performance without using additional cell devices. The technique also provides much strong immunity from the write disturbance in the nature. Measurement results from a 64-kbit eDRAM test chip implemented in a 130 nm logic CMOS technology demonstrate the effectiveness of the proposed circuit technique. The refresh period for 99.9% bit yield measures 600 μs at 1.1 V and 85℃, enhancing by 87.5% over the conventional design approach.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED GAIN CELL WITH CELL-BODY TOGGLE
Ⅲ. PROTOTYPE EMBEDDED DRAM DESIGN
Ⅳ. CHIP FABRICATION AND MEASUREMENTS
Ⅴ. CONCLUSION
REFERENCES
참고문헌 (13)
참고문헌 신청
[학술지(정기간행물)] - W. K. Luk / 2005 / A novel dynamic memory cell with internal voltage gain / IEEE J. Solid-State Circuits 40 (4) : 884 ~ 894
[학술지(정기간행물)] - J. Lynch / 2014 / A low power logiccompatible multi-bit memory bit cell architecture with differential pair and current stop constructs / IEEE Trans. on Circuits and Systems – I : Regular Papers 61 (12) : 3367 ~ 3375
[학술지(정기간행물)] - K. C. Chun / 2011 / A 3T gain cell embedded DRAM utilizing preferential boosting for high density and low power on-die caches / IEEE J. Solid-State Circuits 46 (6) : 1495 ~ 1505
[학술지(정기간행물)] - K. C. Chun / 2012 / A 2T1C embedded DRAM macro with no boosted supplies featuring a 7T SRAM based repair and a cell storage monitor / IEEE J. Solid-State Circuits 47 (10) : 2517 ~ 2526
[학술지(정기간행물)] - W. Zhang / 2013 / A write-back-free 2T1D embedded DRAM with local voltage sensing and a dual-row-access low power mode / IEEE Trans. on Circuits and Systems – I : Regular Papers 60 (8) : 2030 ~ 2038
[학술지(정기간행물)] - J. Lynch / 2014 / A low power logiccompatible multi-bit memory bit cell architecture with differential pair and current stop constructs / IEEE Trans. on Circuits and Systems – I : Regular Papers 61 (12) : 3367 ~ 3375
[학술지(정기간행물)] - K. C. Chun / 2011 / A 3T gain cell embedded DRAM utilizing preferential boosting for high density and low power on-die caches / IEEE J. Solid-State Circuits 46 (6) : 1495 ~ 1505
[학술지(정기간행물)] - K. C. Chun / 2012 / A 2T1C embedded DRAM macro with no boosted supplies featuring a 7T SRAM based repair and a cell storage monitor / IEEE J. Solid-State Circuits 47 (10) : 2517 ~ 2526
[학술지(정기간행물)] - W. Zhang / 2013 / A write-back-free 2T1D embedded DRAM with local voltage sensing and a dual-row-access low power mode / IEEE Trans. on Circuits and Systems – I : Regular Papers 60 (8) : 2030 ~ 2038
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
메모리 셀의 데이터 리텐션 시간 시뮬레이션을 통한 임베디드 디램의 최대 용량 계산
대한전자공학회 학술대회
2023 .06
-
65 nm CMOS 2T0C DRAM 기반 Processing-in-memory
대한전자공학회 학술대회
2023 .06
-
An Approximate DRAM Design with an Adjustable Refresh Scheme for Low-power Deep Neural Networks
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
비파괴적 읽기 동작이 가능한 컴팩트 2T(0C) DRAM 셀의 설계와 시냅스 소자 응용 가능성
대한전자공학회 학술대회
2021 .06
-
DRAM의 성능 향상을 위한 Pre-Refresh 기법
한국정보기술학회논문지
2018 .10
-
정공 저장 영역을 갖는 1T DRAM 소자의 설계와 센싱 마진 분석
대한전자공학회 학술대회
2021 .06
-
인공지능 반도체 메모리 기술 동향
[ETRI] 전자통신동향분석
2024 .10
-
Extension of DRAM Retention Time at 77 Kelvin by Replacing Weak Rows with Large GIDL Current
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .06
-
광대역폭 PIM을 위한 새로운 구조의 DRAM 셀 설계
대한전자공학회 학술대회
2022 .11
-
Computing-In-Memory (CIM)를 위한 eDRAM 셀 분석
대한전자공학회 학술대회
2021 .06
-
Write Disturbance Error-reduction Schemes : A Survey
IEIE Transactions on Smart Processing & Computing
2018 .04
-
메모리 접근 경향을 고려한 적응적 DRAM Refresh
대한전자공학회 학술대회
2016 .06
-
Multi-Valued Logic Based on CMOS Technology
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
트랜지스터의 온도 계수를 고려한 커패시터리스 디램의 설계 최적화
전기전자학회논문지
2024 .09
-
Investigation of Modified 1T DRAM with Twin Gate Tunneling Field Effect Transistor for Improved Retention Characteristics
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .04
-
1T DRAM with Raised SiGe Quantum Well for Sensing Margin Improvement
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2023 .02
-
보상 커패시터가 추가된 VTG DRAM Cell을 이용한 Processing-in-memory의 Inference accuracy 개선
대한전자공학회 학술대회
2024 .11
-
DRAM이 임베디드 프로세서의 성능에 끼치는 영향
디지털콘텐츠학회논문지
2017 .08
-
한국의 4M DRAM 공동연구개발 사례연구 하(下)
반도체디스플레이기술학회지
2019 .01
-
DRAM refresh parameter에 따른 컴퓨팅 성능 변화
한국정보과학회 학술발표논문집
2020 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-569-001935023