메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
김요섭 (청주대학교) 손상희 (청주대학교)
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제16권 제1호(JKIIT, Vol.16, No.1)
발행연도
2018.1
수록면
45 - 51 (7page)
DOI
10.14801/jkiit.2018.16.1.45

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 기존 소스 드라이버 IC에서 사용되는 출력 버퍼 연산증폭기를 대신할 수 있는 저소비전력 및 높은 슬루율을 갖는 CMOS 레일-투-레일 폴디드 캐스코드 연산증폭기를 제안하였다. 제안한 연산증폭기는 저소비전력과 높은 슬루율을 갖기 위하여 입/출력의 시간 차이를 감지하여 입력단에 바이어스 전류를 충/방전 시에만 전류를 부스팅하는 회로를 추가하였다. 제안한 회로는 레일-투-레일 입력단에 간단한 구조를 추가하여 전류 부스팅 구조를 대신할 수 있게끔 설계하였다. 제안한 연산증폭기는 TSMC 0.18um 공정을 이용하여 모의실험 하였고 그 결과 10nF의 부하커패시터를 기준으로 23V/㎲의 슬루율을 보였으며 이는 기존의 회로를 사용하였을 때에 비해 약 3배 향상된 수치를 확인할 수 있었다. 또한, 본 논문에서 제안한 회로는 기존의 전류부스팅 회로를 가지는 증폭기와 비교하였을 때 전류부스팅에 사용되는 MOSFET의 개수가 적어 소요면적도 적을 것으로 예상된다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 전류 부스팅 구조의 레일-투-레일 버퍼증폭기 설계
Ⅲ. 시뮬레이션 결과 및 검토
Ⅳ. 결론
References

참고문헌 (10)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-004-001723874