지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
I. INTRODUCTION
II. LOW-NOISE AMPLIFIER
III. NOISE MEASUREMENT
IV. CONCLUSION
REFERENCES
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Development of a High-Linearity Low-Power 24-GHz Low Noise Amplifier
제어로봇시스템학회 논문지
2022 .11
Noise analysis of cascode LNA with 65nm CMOS technology
한국정보통신학회논문지
2020 .05
Design Method for Active-shunt-feedback Type Inductorless Low-noise Amplifiers in 65-nm CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .04
A concurrent dual-band low noise amplifier for 2.4 and 5.2 GHz applications
대한전자공학회 학술대회
2017 .01
잡음 제거 기법과 감소 기법을 활용한 인버터 기반 광대역(4.92GHz – 25GHz) LNA 설계
대한전자공학회 학술대회
2023 .06
The transition of dominant noise source for different CMOS process with Cgd consideration
한국정보통신학회논문지
2020 .05
Design of Low Noise Amplifier Utilizing Input and Inter Stage Matching Circuits
한국정보통신학회논문지
2021 .06
Design of Low-Power 24 ㎓ CMOS Low Noise Amplifier
제어로봇시스템학회 논문지
2021 .11
Q-Band 광대역 저잡음 증폭기 설계
한국전자파학회논문지
2023 .03
Development of Low-power Low-noise CMOS LNA for 24-GHz Automotive Radar
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .04
Miniature CMOS Low Noise Amplifier in 0.18-㎛ Mixed-Signal (Twin-Well) CMOS Process
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
저전력 24㎓ 저잡음 증폭기 개발
한국정보기술학회논문지
2020 .08
140 GHz 40 nm CMOS 저잡음 증폭기
한국전자파학회논문지
2022 .04
65-nm CMOS 공정을 이용한 94 GHz 고이득 차동 저잡음 증폭기 설계
한국전자파학회논문지
2018 .05
MOS 커패시터 중화기법을 이용한 W-Band 고 이득 저잡음 증폭기 설계
한국전자파학회논문지
2019 .09
65-nm CMOS 공정을 이용한 24 GHz 전력증폭기 설계
한국전자파학회논문지
2016 .10
A Concurrent Dual-band CMOS Partial Feedback LNA with Noise and Input Impedance Matching Optimization for Advanced WLAN Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .10
65-nm CMOS 공정을 이용한 V-Band 차동 저잡음 증폭기 설계
한국전자파학회논문지
2017 .10
소음지도 프로그램에 의한 도로교통 소음평가- 익산시를 중심으로 -
한국기계기술학회지
2021 .01
1-13GHz Wideband LNA utilizing a Transformer as a Compact Inter-stage Network in 65nm CMOS
IDEC Journal of Integrated Circuits and Systems
2017 .04
0