메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
윤재광 (서울대학교) 김수환 (서울대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2022년도 대한전자공학회 하계종합학술대회 논문집
발행연도
2022.6
수록면
345 - 348 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, a fractional-N phase locked-loop (PLL) is implemented using a wide range of MMDs to ensure a wide voltage controlled oscillator frequency range, and analyzed through functional simulation. Designed in a 110㎚ CMOS process, this fractional-N PLL supports both integrated mode and fractional mode, producing a wide clock frequency range. The operating range is from 0.4 ㎓ to 1.6 ㎓ and the division range is 4-63. The proposed PLL has 2.12 ps of RMS jitter in integer mode, 6.11 ps of RMS jitter in fractional mode, and consumes 16.9 ㎽ of power in fractional mode.

목차

Abstract
Ⅰ. 서론
Ⅱ. 회로 구성 및 분석
Ⅲ. 결과
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2022-569-001556412