메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
서병석 (상지대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제59권 제9호(통권 제538호)
발행연도
2022.9
수록면
127 - 133 (7page)
DOI
10.5573/ieie.2022.59.9.127

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
컴퓨터 바이러스 백신, 네트워크 침입 탐지 시스템 및 DNA 염기 서열 분석과 같은 응용프로그램에서 사용되는 정규표현식 패턴 매칭은 계산 집약적인 작업이다. 이러한 성능 요구 사항을 충족하기 위해 하드웨어 기반 솔루션이 제안되었다. 완전 하드웨어 솔루션의 유연성 부족을 해결하기 위해 정규표현식 패턴 매칭을 위한 여러 프로세서가 제안되었다. 하지만, 다중 정규표현식 패턴을 매칭시키는 데 여전히 비효율적이며 명령어 세트의 반복 처리도 비효율적이다. 본 논문에서는 입력 데이터 스트림을 라인 속도로 다중 정규표현식 패턴과 매칭시킬 수 있고 반복 패턴을 효율적으로 처리할 수 있는 2단계 파이프라인 프로세서 구조를 제안한다. 제안하는 구조는 효율적인 다중 패턴 매칭을 위해 쿠쿠 해싱과 결합된 파이프라인 구조를 가지고 있다. 검증을 위해 Verilog를 사용하여 설계하고, Intel Stratix IV GX FPGA에서 합성된다. 최대 5.03Gbps까지 수백 또는 수천 개의 정규표현식 패턴을 매칭시킬 수 있다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
REFERENCES

참고문헌 (20)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0