지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.23 No.2
- 발행연도
- 2023.4
- 수록면
- 98 - 111 (14page)
- DOI
- 10.5573/JSTS.2023.23.2.98
이용수
초록· 키워드
오류제보하기
A low-power DRAM controller ASIC is proposed for point-to-point interconnects such as deep learning applications. The termination resistance of the DRAM controller is increased to 160 Ω and infinity during the write and read modes, respectively, to reduce power consumption with no transmission errors. Short-reach interconnects of 25 mm DQ/DQS lines are used to avoid signal integrity issues. The proposed DRAM controller is implemented in a 65 nm process with an active area of 1.64 mm², 16 DQ 8 Gb configuration, and a data rate of 800 Mbps per DQ pin. The DRAM interface using the proposed controller and a commercial DDR3 DRAM chip consumes 379 mW on average; this is 64% of the power with the default termination of the JEDEC standard. Derived equations for the TX and RX current of the DRAM interface reveals that the TX current of a clock signal is minimized when the time of flight of the PCB channel is integer multiples of the half period of the clock signal with large TX and RX terminations.
목차
Abstract
I. INTRODUCTION
II. POWER CONSUMPTION OF DDR3 DRAM INTERFACE SYSTEM
III. MEASUREMENT RESULTS
IV. APPLICATION TO LONG-REACH POINT-TO-POINT AND MULTI-DROP DRAM INTERFACE
V. CONCLUSIONS
REFERENCES
참고문헌 (17)
참고문헌 신청
A. E. Eshratifar, A. Esmaili, and M. Pedram, “BottleNet: A deep learning architecture for intelligent mobile cloud computing services," IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED), pp. 1-6, Jul. 2019.
W.-J. Chang et al., “iBuffet: A deep learning-based intelligent calories management system for eating buffet meals,” IEEE International Conference on Consumer Electronics (ICCE), pp. 1-2, Jan. 2021.
B. Fang et al., “FlexDNN: Input-Adaptive On-Device Deep Learning for Efficient Mobile Vision,” IEEE/ACM Symposium on Edge Computing (SEC), pp. 84-95, Feb. 2021.
J. Lee and H. -J. Yoo, "An Overview of Energy-Efficient Hardware Accelerators for On-Device Deep-Neural-Network Training," IEEE Open Journal of the Solid-State Circuits Society, vol. 1, pp. 115-128, Oct. 2021.
N. P. Jouppi et al., "In-datacenter performance analysis of a tensor processing unit," ACM/IEEE 44th Annual International Symposium on Computer Architecture (ISCA), pp. 1-12, Dec. 2017.
W.-J. Chang et al., “iBuffet: A deep learning-based intelligent calories management system for eating buffet meals,” IEEE International Conference on Consumer Electronics (ICCE), pp. 1-2, Jan. 2021.
B. Fang et al., “FlexDNN: Input-Adaptive On-Device Deep Learning for Efficient Mobile Vision,” IEEE/ACM Symposium on Edge Computing (SEC), pp. 84-95, Feb. 2021.
J. Lee and H. -J. Yoo, "An Overview of Energy-Efficient Hardware Accelerators for On-Device Deep-Neural-Network Training," IEEE Open Journal of the Solid-State Circuits Society, vol. 1, pp. 115-128, Oct. 2021.
N. P. Jouppi et al., "In-datacenter performance analysis of a tensor processing unit," ACM/IEEE 44th Annual International Symposium on Computer Architecture (ISCA), pp. 1-12, Dec. 2017.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
DQS 오류가 DRAM 신뢰도에 미치는 영향에 대해
한국통신학회 학술대회논문집
2025 .02
-
McSimA+ 시뮬레이터를 활용한 DRAM 파라미터별 성능 민감도 연구
대한전자공학회 학술대회
2016 .06
-
정공 저장 영역을 갖는 1T DRAM 소자의 설계와 센싱 마진 분석
대한전자공학회 학술대회
2021 .06
-
한국의 4M DRAM 공동연구개발 사례연구 하(下)
반도체디스플레이기술학회지
2019 .01
-
DRAM 기술의 현재와 미래
전자공학회지
2023 .10
-
DRAM 소자의 열적 안전성에 관한 연구
한국정밀공학회 학술발표대회 논문집
2015 .05
-
마이크로프로세서의 성능에 끼치는 DRAM의 영향에 관한 연구
한국인터넷방송통신학회 논문지
2017 .01
-
DRAM 테스트 패턴 프로그램의 기호 표현형
한국정보과학회 학술발표논문집
2022 .12
-
DRAM의 성능 향상을 위한 Pre-Refresh 기법
한국정보기술학회논문지
2018 .10
-
[박사학위 논문초록] 고성능 및 저전력 3D 적층형 DRAM에 관한 연구
전자공학회지
2019 .12
-
높은 전자 이동도를 갖는 HEMT 구조를 활용한 DRAM 설계
Proceedings of KIIT Conference
2021 .06
-
직접 사상 DRAM 캐시를 위한 대역폭 균형 전송 기법
대한전자공학회 학술대회
2015 .11
-
비파괴적 읽기 동작이 가능한 컴팩트 2T(0C) DRAM 셀의 설계와 시냅스 소자 응용 가능성
대한전자공학회 학술대회
2021 .06
-
디지털 신호처리 프로세서의 성능에 대한 DRAM의 영향 분석
한국인터넷방송통신학회 논문지
2018 .01
-
Extension of DRAM Retention Time at 77 Kelvin by Replacing Weak Rows with Large GIDL Current
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .06
-
광대역폭 PIM을 위한 새로운 구조의 DRAM 셀 설계
대한전자공학회 학술대회
2022 .11
-
DRAM이 임베디드 프로세서의 성능에 끼치는 영향
디지털콘텐츠학회논문지
2017 .08
-
트랜지스터의 온도 계수를 고려한 커패시터리스 디램의 설계 최적화
전기전자학회논문지
2024 .09
-
An Approximate DRAM Design with an Adjustable Refresh Scheme for Low-power Deep Neural Networks
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2021 .04
-
Representation Learning for Distortion Classification in DRAM Data
제어로봇시스템학회 국내학술대회 논문집
2024 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2023-569-001465385