정확한 기생 성분을 고려한 ITRS roadmap 기반 FinFET 공정 노드별 회로 성능 예측

최경근; 권기원; 김소영

추천

검색

질문

자료유형: 학술저널

저자정보: 최경근 (삼성전자) 권기원 (성균관대학교) 김소영 (성균관대학교)

저널정보: 대한전자공학회 전자공학회논문지 전자공학회논문지 제52권 제10호

발행연도: 2015.10

수록면: 33 - 46 (14page)

이용수

📌

연구주제

📖

연구배경

🔬

연구방법

🏆

연구결과

초록· 키워드

오류제보하기

본 논문에서는 ITRS(International Technology Roadmap for Semiconductors)를 따라 스케일 다운된 FinFET 소자의 디지털 및 아날로그 회로의 성능을 예측했다. 회로 성능의 정확한 예측을 위해 기생 커패시턴스와 기생 저항 모델을 개발해 3D Technology CAD 해석 결과와 비교해 오차를 2 % 미만으로 달성했다. 기생 커패시턴스 모델은 conformal mapping 방식을 기반으로 모델링 되었으며, 기생 저항 모델은 BSIM-CMG에 내장된 기생 저항 모델을 핀 확장 영역 구조 변수(Lext) 변화에 따른 기생 저항 성분 변화를 반영 할 수 있도록 개선했다. 또한, 공정 단위 변화에 대해 소자의 전압전류의 DC 특성을 반영하기 위해 BSIM-CMG 모델의 DC 피팅을 진행하는 알고리즘을 개발했다. BSIM-CMG에 내장된 기생 모델을 본 연구에서 개발한 저항과 커패시턴스 모델로 대체해 압축 모델 내부에 구현하여, SPICE 시뮬레이션을 통해 스케일 다운된 FinFET 소자의 fT, fMAX, 그리고 링 오실레이터와 공통 소스 증폭기의 기생 성분으로 인한 특성변화를 분석했다. 정확한 기생 성분 모델을 적용해 5 ㎚ FinFET 소자까지 회로 특성을 정량적으로 제시했다. 공정 단위가 감소함에 따라 소자의 DC 특성이 개선될 뿐만 아니라 기생 성분의 영향이 감소하여, 회로 특성이 향상됨을 예측했다.

#Parasitic source/drain resistance and capacitance #FinFET #compact model

요약
Abstract
Ⅰ. 서론
Ⅱ. 모델링 구조 및 시뮬레이션 방법
Ⅲ. 기생 커패시턴스 모델
Ⅳ. 기생 저항 모델
Ⅴ. 모델 검증 및 분석
Ⅵ. 소신호 등가모델 및 DC 피팅
Ⅶ. 소신호 등가모델을 적용한 f_T, f_MAX 추출
Ⅷ. 링 오실레이터 및 공통소스 증폭기 특성 추출
Ⅸ. 결론
REFERENCES

참고문헌 (28)

참고문헌 신청

[학술대회논문] - Frank, M.M. / 2011 / High-k/metal gate innovations enabling continued CMOS scaling / 2011Proceedings of ESSCIRC (ESSCIRC) : 50 ~ 58

[학술대회논문] - Ran Liu / 2008 / Process characterization for strained Si on SOI CMOS devices / Solid-State and Integrated-Circuit Technology, 2008. ICSICT 2008. 9th International Conference : 138 ~ 141

[학술지(정기간행물)] - Jyh-Chyurn Guo / 2007 / Halo and LDD Engineering for Multiple VTH High Performance Analog CMOS Devices / IEEE Trans. Semiconductor Manufacturing 20 (3) : 313 ~ 322

[학술대회논문] - James D. / 2012 / Intel Ivy Bridge unveiled — The first commercial tri-gate, high-k, metal-gate CPU / Custom Integrated Circuits Conference (CICC) : 1 ~ 4

[학술지(정기간행물)] - Auth C. / 2012 / A 22nm high performance and low-power CMOS technology featuring fully-depleted tri-gate transistors, self-aligned contacts and high density MIM capacitors / VLSI Technology(VLSIT) : 131 ~ 132

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최경근

소속기관 삼성전자

주요연구분야 공학 > 전기전자공학 > 전자공학

논문수 6 이용수 399

권기원

소속기관 한국전자기술연구원

주요연구분야 공학 > 전기전자공학 > 정보통신공학 TOP 10% 공학 > 컴퓨터학 TOP 10%

논문수 139 이용수 10,484

김소영

소속기관 건국대학교

주요연구분야 공학 > 전기전자공학 > 전자공학 TOP 0.5% 공학 > 전기전자공학 > 정보통신공학

논문수 106 이용수 14,954

이 논문과 함께 이용한 논문

Si 증착 이후 형성된 게이트 산화막을 이용한 SiC MOSFET의 전기적 특성

조영훈 , 강예환 , 박창준 외 3명 전기전자학회논문지 2024 .03

벌크 FinFET의 기술 동향 및 이슈

이종호 , 최규봉 진공이야기 2016 .03

차세대 이종 네트워크 환경에서의 다연결 성능 분석 연구

신국희 , 이준환 , 김중빈 외 1명 한국통신학회 학술대회논문집 2017 .06

시뮬레이션을 통한 MOSFET 산화막 내부트랩의 영향 비교분석

이현슬 , 유성원 , 서영수 외 5명 대한전자공학회 학술대회 2015 .06

전력측정 시스템을 활용한 소프트웨어 전력 최적화 연구

권오규 , 임병훈 , 윤혁진 외 4명 대한전자공학회 학술대회 2014 .11

최근 본 자료

전체보기

UCI(KEPA) : I410-ECN-0101-2016-569-002082274

구분	그룹	데이터 항목
AI 학습용 데이터	원문	원문 PDF 파일
AI 학습용 데이터	원문 + 메타 (기본/상세)	원문 PDF 파일 및 서지정보 CSV
대량 구매용 데이터	B2B 구독 방식	특정 자료 한정으로 원문 접근 권한 부여
대량 구매용 데이터	URL 전달 방식	바로 PDF 뷰어를 열람할 수 있는 URL 제공

구분	그룹	데이터 항목
AI 학습용 데이터	기본 메타	발행기관명, 간행물명, 권호명, 권(vol), 호(issue), 통권, 발행연도, 발행월, 논문명, 저자명, 시작페이지, 종료페이지, 전체페이지, 상세페이지URL
상세 메타 데이터	발행기관 메타	발행기관 이명, 영문명, 창립연도, 홈페이지URL, 발행기관 소개
	간행물 메타	부제목, 간행물 유형, ISSN, ISBN, 최초발행연도, 폐간연도, 간행빈도, 발행주기, 등재사항, 이용수, 피인용수, 권호수, 논문수, 표지이미지
	논문 메타	작성 언어, 부제목, 대등제목, 목차, 키워드, 초록, 이미지, 참고문헌, 이용수, 피인용수, 논문활용도, DBpia통합주제분류, KDC분류, DDC분류, 한국연구재단분류, UCI, DOI
	저자 메타	소속기관, 소속부서, 직급, 연구분야, 연구키워드, 이용수, 피인용수, 저자 논문활용도

구분	그룹	데이터 항목
※ 결합형/맞춤형 메타 데이터는 신청 내용에 따라 다양하게 제공 가능
이용순위 정보	주제분야별 많이 이용된 논문	“인문학”에서 많이 이용된 논문 TOP100
	이용기관별 많이 이용된 논문	“중고등학교”에서 많이 이용된 논문 TOP100
	세부기관별 많이 이용된 논문	“서울대학교”에서 많이 이용된 논문 TOP100
	키워드별 많이 이용된 논문	“Chat GPT”에서 많이 이용된 논문 TOP100
키워드 정보	많이 이용된 키워드	특정기간/분야/저널 내 많이 이용된 키워드
	많이 발행된 키워드	특정기간/분야/저널 내 많이 발행된 키워드
	많이 검색된 키워드	특정기간/분야/저널 내 많이 검색된 키워드
	연구 트렌드 키워드	특정 키워드 연관 연구동향 분석 데이터 키워드

논문 기본 정보

초록· 키워드

AI 요약

연구주제

연구배경

연구방법

연구결과

주요내용

목차

참고문헌 (28)

함께 읽어보면 좋을 논문

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

댓글(0)