메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
김주성 (성균관대학교) 최우진 (성균관대학교) 최영찬 (성균관대학교) 오한식 (성균관대학교) 양영구 (성균관대학교)
저널정보
한국전자파학회 한국전자파학회논문지 한국전자파학회논문지 제32권 제8호(통권 제291호)
발행연도
2021.8
수록면
708 - 716 (9page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 복소결합부하(complex combining load)를 이용한 3.5 GHz 대역의 비대칭 도허티 전력증폭기를 설계하였다. 복소결합부하를 이용하면 일반 DPA 구조 대비, 더 높은 OBO(output back-off)를 가질 수 있고, 적절한 리액턴스 값 선정에 따라 부하 변조 구간에서 효율 개선도 가능하다. 또한 비대칭 구조를 같이 적용하여 최대 출력지점에서 carrier와 peaking amplifier가 같은 전류를 가지므로 매칭 회로 설계가 용이하도록 구현하였다. 기존 복소결합부하 논문에서는 출력 매칭 회로가 성능에 매우 중요한 영향을 주지만 ABCD parameter로만 제시되어 실제 구현이 어려운 점이 있어 본 논문에서는 Smith chart를 이용한 매칭을 통해 직관적인 방법을 제시하였고, 회로 소형화를 위해 매칭 구조를 개선하였다. 제작된 비대칭 CCL DPA는 CW 기준, 3.5~3.6 GHz 대역에서 42.0~43.0 dBm 최대 출력전력, 60~64.7 % DE 그리고 54.8~59.9 % PAE를 보여준다. 7~8 dB back-off 지점인 35.0 dBm에서 51.3~51.6 % DE 그리고 46.7~47.6 % PAE를 가진다. LTE 20 MHz 변조신호 인가 시, 평균 출력전력 35.0 dBm에서 10.7~11.5 dB 전력이득, 48.1~48.5 % DE, 44.0~45.1 % PAE 그리고 31.1 dBc의 ACLR을 얻었고 추가적으로 DPD를 적용하여 49.3~50.4 dBc로 개선하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 회로 설계 및 시뮬레이션
Ⅲ. 제작 및 측정 결과
Ⅳ. 결론
References

참고문헌 (7)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0